Fraunhofer IZM s'engage dans la ligne pilote APECS pour promouvoir les technologies de chiplets

Aucun chiplet sans intégration hétérogène : l'emballage haute performance de pointe, du wafer au système, est l'une des clés pour la réalisation matérielle au sein de la ligne pilote APECS. © Fraunhofer IZM / Aucun chiplet sans intégration hétérogène : l'emballage haute performance de pointe des wafers et des systèmes est essentiel pour la création du matériel de la ligne pilote APECS. © Fraunhofer IZM

Le Fraunhofer-Institut pour la fiabilité et la microintégration IZM annonce sa participation active à la ligne pilote APECS, créée dans le cadre du EU Chips Act. L'initiative vise à promouvoir le développement et l'intégration des technologies de chiplets afin de renforcer la compétitivité de l'industrie européenne des semi-conducteurs.

Au sein de la ligne pilote APECS, le Fraunhofer IZM jouera un rôle clé dans l'intégration matérielle des systèmes de chiplets. Avec la disponibilité des composants individuels de chiplet, l'institut couvre l'ensemble du processus pour réaliser un système entièrement fonctionnel. Pour cela, les chercheurs développent des technologies modernes d'interposers sur 300 mm, des substrats à haute densité, des techniques d'assemblage avancées et mettent en place les processus nécessaires pour une hétéro-integration avancée de systèmes hautement intégrés. Le Fraunhofer IZM se positionne avec les axes d'innovation suivants comme interlocuteur central pour l'hétéro-integration des systèmes en Europe.

Développement de technologies d'intégration de haute précision

La technologie des chiplets nécessite un montage de haute précision sur des interposers et des cartes de circuits imprimés à haute densité. Le Fraunhofer IZM va faire avancer des solutions innovantes pour la mise en œuvre de ces technologies. Par exemple, grâce à des interposers en silicium, le maillage de contacts, actuellement de 15 micromètres, sera réduit à moins de 1 micromètre. Sur les cartes de circuits imprimés, grâce à ce que l'on appelle les « PCB avancés », le maillage de contacts atteindra la plage du micromètre.

La connexion entre les chiplets nécessite des technologies d'interconnexion performantes et des matériaux spécifiques pour garantir l'intégrité du signal. Pour la technologie des boîtiers, les chercheurs explorent différentes approches d'intégration (2D, 2,5D, 3D), où la gestion thermique est cruciale pour éviter les hotspots. De plus, le Fraunhofer IZM met à disposition des environnements de test complets pour assurer la fonctionnalité de chaque chiplet après son intégration.

Prototypage de substrats

La fabrication de substrats avec des structures fines allant jusqu'à 1 micromètre pour réaliser des prototypes destinés à des partenaires industriels et académiques est une étape clé pour développer et valider des technologies pour l'intelligence artificielle et le calcul haute performance.

En plus du développement de technologies sur substrats organiques, de nouveaux matériaux tels que le verre sont également au centre des travaux de recherche.

Développement d'architectures modulaires de chiplets

En intégrant plusieurs chiplets spécialisés sur un seul substrat, le Fraunhofer IZM favorise la modularité et l'efficacité économique des systèmes, tout en soutenant la réutilisation des designs de chiplets existants. Cette modularité est rendue possible grâce à la boîte à outils, fournie par le Fraunhofer IZM et continuellement améliorée dans le cadre d'APECS, qui regroupe diverses méthodes d'intégration.

À propos de la ligne pilote APECS

La ligne pilote pour « Packaging avancé et intégration hétérogène pour composants et systèmes électroniques » (abrégé APECS) constitue un élément clé du EU Chips Act, visant à promouvoir l'innovation dans les chiplets et à augmenter les capacités de recherche et de fabrication de semi-conducteurs en Europe. Les instituts partenaires de la recherche en microélectronique en Allemagne collaborent étroitement avec d'autres partenaires européens pour développer la ligne pilote APECS, contribuant ainsi de manière significative au renforcement de la résilience technologique de l'Europe et à l'amélioration de la compétitivité mondiale de l'industrie des semi-conducteurs. La ligne pilote offrira un accès facilité aux technologies de pointe pour les grandes entreprises industrielles, les PME et les start-ups, tout en assurant des chaînes de valeur des semi-conducteurs sûres et résilientes.

APECS est cofinancé par Chips Joint Undertaking et par des financements nationaux de la Belgique, de l'Allemagne, de la Finlande, de la France, de la Grèce, de l'Autriche, du Portugal et de l'Espagne dans le cadre de l'initiative « Chips for Europe ». Le financement total de la ligne pilote APECS s'élève à 730 millions d'euros sur 4,5 ans.