NanoIC otwiera dostęp do pierwszych PDK-ów dla połączeń hybrydowych RDL o drobnej rozstawie i D2W

02 marca 2026 roku NanoIC-Pilotlinia, europejska inicjatywa koordynowana przez imec w celu przyspieszenia innowacji w dziedzinie technologii układów scalonych powyżej 2 nm, opublikowała dwa unikalne, zaawansowane zestawy narzędzi projektowych (PDK) dla technologii łączności: PDK dla warstw redystrybucji o drobnej siatce (RDL) oraz PDK dla hybrydowego połączenia chipów i wafli (D2W). Te PDK z wczesnym dostępem umożliwiają dostęp do zaawansowanych możliwości pakowania dla uczelni, startupów i innowatorów przemysłowych i stanowią ważny krok na drodze do wysokiej gęstości, energooszczędnej konnektivity chip-to-chip.

W miarę rozwoju coraz bardziej złożonych i heterogenicznych architektur systemów w przemyśle półprzewodnikowym, zaawansowane rozwiązania pakowania stały się kluczowym czynnikiem wspierającym ten postęp. Zamiast jedynie enkapsulować pojedyncze układy, dzisiejsze technologie pakowania łączą wiele elementów (chipletów) w gęsto zintegrowane systemy, w których wydajność, efektywność energetyczna i przepustowość zależą od tego, jak skutecznie te komponenty mogą ze sobą współdziałać. Dzięki możliwości łączenia chipletów w wysokiej gęstości, zaawansowane pakowanie stanowi podstawę dla następnej generacji komputerów wysokiej wydajności, przyspieszaczy AI i aplikacji intensywnie korzystających z danych.

Aby umożliwić uczelniom, startupom, małym i średnim przedsiębiorstwom oraz przemysłowi realizację tych koncepcji w praktycznych projektach, NanoIC opublikowało dziś pierwszą wersję swoich zestawów narzędzi projektowych dla warstw redystrybucji o drobnej siatce (RDL) i hybrydowego łączenia chipów i wafli (D2W). Te PDK, oparte na pilocie NanoIC, zapewniają projektantom wczesny dostęp do zasad projektowania i zweryfikowanych elementów składowych, niezbędnych do badania gęstych integracji chip-to-chip.

PDK dla warstw redystrybucji o drobnej siatce (RDL): wysokogęste trasowanie na polimerowych podłożach

PDK dla warstw redystrybucji o drobnej siatce (RDL) oferuje nową możliwość realizacji wysokiej gęstości połączeń chip-to-chip na polimerowych podłożach. Dotychczas te podłoża nie mogły obsługiwać ekstremalnie cienkich linii, co ograniczało ich zastosowanie w zaawansowanych pakietach. Technologia opracowana w ramach projektu NanoIC przez imec przełamuje te bariery, umożliwiając niezwykle małe odstępy między połączeniami w polimerowej warstwie RDL, oferując funkcje wykraczające poza możliwości obecnych linii produkcyjnych. Przy szerokości i odstępach linii do 1,3 mikrometra oraz odstępach mikrobumpli zaledwie 20 mikrometrów, PDK RDL daje projektantom dostęp do połączeń, które mogą poprawić szybkość komunikacji nawet o 40% i obniżyć zużycie energii na bit nawet o 15%, na interfejsie UCIe-Advanced-Die-to-Die. Dzięki temu, Fine-Pitch-RDL staje się atrakcyjną opcją integracji dla szerokiego zakresu nowych zastosowań, od przemysłu motoryzacyjnego, przez komputery wysokiej wydajności, po architektury GPU nowej generacji.

PDK hybrydowego łączenia D2W: ekstremalnie gęste połączenia 3D między chipami

Hybrydowe łączenie D2W uzupełnia drugą potężną technikę integracji, umożliwiając ekstremalnie kompaktowe, bezpośrednie połączenia między układami scalonymi w trzecim wymiarze. Zamiast tradycyjnych kontaktów miedzianych, hybrydowe łączenie tworzy bezpośrednie połączenia oksyd-oksyd między chipem CMOS a interfejsem obudowy. Eliminując parasytarne efekty związane z kontaktami miedzianymi, umożliwia ono niskie straty, energooszczędne i wysokowydajne ścieżki komunikacyjne.

Dzięki zdolności do tworzenia ekstremalnie gęstych połączeń chip-to-chip o wysokiej przepustowości, PDK hybrydowego łączenia D2W jest szczególnie odpowiedni dla zastosowań AI, zaawansowanych platform obliczeniowych i potężnych architektur GPU.

Znaczący krok w kierunku pełnych możliwości Tape-Out

Dzięki tej publikacji imec jest pierwszą na świecie firmą, która oferuje łatwo dostępne PDK dla połączeń na tych poziomach integracji i w tych wymiarach. Ta pierwsza „Wersja Eksploracyjna” zawiera kluczowe narzędzia potrzebne projektantom do rozpoczęcia oceny technologii: systematyczne tworzenie układów, automatyczne i własne trasowanie oraz sprawdzanie zasad projektowania.

„Ta pierwsza wersja to przełomowe PDK,” mówi Nicolas Pantano, kierownik zespołu architektów demonstratorów w imec. „Oferuje badaczom, startupom i firmom niezbędne narzędzia do rozpoczęcia projektowania i testowania pomysłów oraz uzyskania informacji zwrotnej. W miarę dojrzewania, PDK będą ewoluować od narzędzi eksploracyjnych do pełnych, gotowych do produkcji zestawów narzędzi z funkcjami Tape-Out, umożliwiając projektantom fizyczne wyprodukowanie układów zaprojektowanych za pomocą tych PDK w pilocie i weryfikację ich nie tylko w symulacji, ale także na układzie rzeczywistym.”

Wprowadzenie tych dwóch PDK do interkonektów rozszerza ofertę NanoIC do łącznie pięciu publicznie dostępnych zestawów narzędzi projektowych. Po opublikowaniu PDK N2, A14 i eDRAM, wprowadzenie PDK dla warstw redystrybucji o drobnej siatce (RDL) oraz hybrydowego łączenia D2W oznacza kolejny krok w kierunku pełnego zestawu narzędzi projektowych dla technologii powyżej 2 nm, obejmującego technologie logiczne, pamięciowe i teraz także interkonektowe. Aby wspierać praktyczne zastosowania, NanoIC zorganizuje 27 maja 2026 roku specjalny warsztat dotyczący PDK RDL i D2W. Szczegóły można znaleźć na stronie NanoIC.

Praca ta została częściowo umożliwiona przez pilotonie NanoIC. Zakup i operacje są wspólnie finansowane przez Chips Joint Undertaking w ramach programów „Digital Europe” (101183266) oraz „Horizon Europe” (101183277) Unii Europejskiej, a także przez uczestniczące państwa Belgia (Flandria), Francja, Niemcy, Finlandia, Irlandia i Rumunia. Więcej informacji na stronie nanoic-project.eu.