Sostituzione riuscita del wafer per materiali di memorizzazione ferroelettrici tra Fraunhofer IPMS e CEA-Leti all'interno della linea pilota FAMES

Wafer FeFET © Fraunhofer IPMS

Illustrazione di componenti ferroelettrici a base di HfO₂, che consentono memorie non volatili scalabili e compatibili con CMOS. L'architettura supporta l'integrazione sia in strutture di memoria front-end (FeFET) che back-end e apre allo stesso tempo possibilità per funzioni ferroelettriche avanzate come multiferroiche, pyroelettriche e componenti HF regolabili. © Fraunhofer IPMS

Il Fraunhofer IPMS e CEA-Leti hanno completato con successo il primo scambio di wafer di memorie ferroelettriche all’interno della linea pilota FAMES. Con questo è stato raggiunto un importante traguardo nella piattaforma europea congiunta per tecnologie di memoria non volatile avanzate integrate. Con questo successo, la linea pilota avviata a dicembre 2023 e coordinata da CEA-Leti ha dimostrato che processi complessi di wafer tra due istituti di ricerca leader in Europa possono essere scambiati e lavorati congiuntamente.

La collaborazione si concentra sulla produzione e sulla caratterizzazione elettrica di pile di condensatori ferroelettrici in ossido di hafnio-zirconio (HZO). Utilizzando le capacità combinate di camere pulite CMOS da 300 mm di entrambi gli istituti, i wafer sono stati scambiati in brevi cicli di processo per consentire una valutazione congiunta di materiali, configurazioni di elettrodi e comportamento dei dispositivi. Durante il trattamento riuscito in due sedi, sono stati validati anche i protocolli implementati nella linea pilota per lo scambio di wafer e il controllo delle contaminazioni, dimostrando che anche pile di materiali complesse in diverse camere pulite possono essere lavorate in modo affidabile su tutti i wafer.

Dalla sala di laboratorio alla fabbrica – più rapidamente verso applicazioni a livello di sistema

»Lo scambio di wafer riuscito rappresenta un passo importante verso una piattaforma europea condivisa di materiali per la memoria ferroelettrica«, afferma la Dr.ssa Wenke Weinreich, responsabile del Centro Nanoelectronic Technologies del Fraunhofer IPMS e membro del consorzio FAMES composto da undici membri. »Combinando la nostra esperienza nei processi con le capacità di integrazione CMOS di CEA-Leti, la linea pilota offre un ambiente potente per la valutazione di nuovi dispositivi ferroelettrici e accelera il loro percorso verso applicazioni a livello di sistema.«

Scambio di wafer senza soluzione di continuità tra le sedi FAMES

»Questo primo scambio tra CEA-Leti e il Fraunhofer IPMS dimostra che processi condivisi, veicoli di test e ambienti di caratterizzazione possono funzionare senza soluzione di continuità tra le sedi FAMES«, spiega il coordinatore del progetto Dominique Noguet. »L’istituzione di loop affidabili di wafer tra istituti di ricerca leader è essenziale per accelerare lo sviluppo di memorie ferroelettriche.«

Guardando al futuro, i loop di wafer pongono le basi per una collaborazione più ampia nello sviluppo. Nelle prossime fasi, pile ferroelettriche basate su HfO₂ del Fraunhofer IPMS saranno integrate nei processi CMOS di CEA-Leti, seguite da valutazioni a livello di array di nuove tecnologie di memoria. La roadmap comprende anche studi sulle variazioni di processo degli elettrodi, affidabilità a lungo termine e approcci di integrazione Back-End-of-Line.

Parallelamente, il Fraunhofer IPMS ha recentemente completato il primo chip tape-out con la tecnologia FDX® a 22 nm di GlobalFoundries e ha iniziato la ricerca su architetture di acceleratori di calcolo in memoria basate su algoritmi di intelligenza artificiale, che si basano su queste tecnologie ferroelettriche.

Insieme, questi sforzi contribuiscono alla missione principale della linea pilota FAMES: fornire una piattaforma europea unificata per lo sviluppo e la validazione di nuove tecnologie di memoria – tra cui OxRAM, MRAM, FeRAM e FeFET. Promuovendo lo sviluppo congiunto di materiali e la caratterizzazione standardizzata, la linea pilota FAMES mira a rafforzare le capacità europee nello sviluppo e nella produzione di architetture di chip a basso consumo energetico, necessarie per il futuro dell’elaborazione dei dati di prossima generazione.